Implementation

This is the implementation of the task in addone.vhd:

library ieee;

use ieee.std_logic_1164.all;

use ieee.std_logic_unsigned.all;

use ieee.std_logic_arith.all;

library diamond;

use diamond.chan_pkg.all;

entity addone is

   port (

      clk          : IN std_logic;

      rst          : IN std_logic;

      ce           : IN std_logic;

      ce_clr       : IN std_logic;

      x_chan_in_0  : IN X_chan_t;

      y_chan_in_0  : OUT Y_chan_t;

      y_chan_out_0 : IN Y_chan_t;

      x_chan_out_0 : OUT X_chan_t

   );

end addone;

architecture arch_addone of addone is

begin

   x_chan_out_0.data       <= x_chan_in_0.data+1;

   x_chan_out_0.write      <= x_chan_in_0.write;

   x_chan_out_0.validwords <= x_chan_in_0.validwords;

   y_chan_in_0.ready       <= y_chan_out_0.ready;

end arch_addone;